Puslaidininkių IP branduolio kilmė, tipai ir taikymas

Puslaidininkių pramonėje intelektinė nuosavybė (IP) yra ne tik techninis terminas, tai yra tiltas tarp inovacijų ir komercijos.Derinant mikroschemų dizainerių išradingumą su parduodamos prekių savybėmis, puslaidininkių IP tapo šiuolaikinio mikroschemų dizaino kertiniu akmeniu.Tai pagrindžia mokslinę pažangą, skatina IP prekybą ir pakartotinį naudojimą bei skatina klestinčią specializuotų IP pardavėjų ir paslaugų teikėjų ekosistemą.Šiame straipsnyje mes atsižvelgsime į puslaidininkio IP apibrėžimą, kilmę ir raidą, ištirsime jo tipus ir aptarsime jo taikymą bei komercinę.

Katalogas

Supratimas puslaidininkio IP

Puslaidininkių IP arba IP branduolys reiškia iš anksto suprojektuotą, daugkartinio naudojimo grandinės modulį su nepriklausomomis funkcijomis, naudojamomis integruotos grandinės (IC) dizaine.Kaip apibrėžta Vikipedija: „Elektroninio dizaino metu puslaidininkių intelektinės nuosavybės branduolys (SIP branduolys), IP branduolys arba IP blokas yra daugkartinio naudojimo logikos, ląstelių ar integruotos grandinės išdėstymo dizaino vienetas, kuris yra intelektinė vienos šalies savybė“.

IP šerdys supaprastina lustų kūrimą, sumažindamos projektavimo sudėtingumą, sutrumpindami projektavimo ciklus ir padidindami sėkmingo lusto diegimo tikimybę.Jie veikia kaip moduliniai statybiniai blokai, panašiai kaip dėlionės detalės, leidžiančios dizaineriams sujungti iš anksto patikrintas IP šerdes su savo pagal užsakymą suprojektuotos grandinės, kad būtų sukurtos sudėtingos lustai.

Pavyzdžiui, kaip parodyta 1 paveiksle, kompleksas gali integruoti savarankiškai suprojektuotas grandines (žaliuosius modulius) su išorės IP šerdimis (įvairios spalvų blokais), kad paspartintų dizainą ir padidintų funkcionalumą.Šis metodas atspindi sistemos plokštės surinkimą, kur kūrėjai jungia iš anksto pagamintus komponentus, kad sukurtų visą sistemą.

Puslaidininkio IP kilmė ir vaidmuo

IP koncepcija atsirado kaip atsakas į didėjantį lustų dizaino sudėtingumą.Ankstyvomis dienomis ribota lustų integracija ir paprastesni dizainai leido lustų kūrėjams savarankiškai valdyti visus projektus.Tačiau didėjant galingesnių lustų paklausai, dizainų mastas ir sudėtingumas išaugo eksponentiškai.Iki devintojo dešimtmečio pabaigos, atsiradus liejyklos modeliui ir fableso kompanijoms, tapo aišku, kad mažiems ir vidutiniams lustų dizaineriams reikia būdo, kaip valdyti vis sudėtingesnius projektus.

Įkvėptas modulinių metodų, naudojamų programinės įrangos kūrimo ir inžinerinėse sistemose, IP šerdys pasirodė kaip sprendimas.Iš anksto suprojektuoti moduliai, turintys specifinių funkcijų, dabar galėtų būti naudojami pakartotinai, todėl dizaineriai gali sutelkti dėmesį į savo pagrindines kompetencijas, o likusi dalis perduoda.Tai pažymėjo intelektinės nuosavybės kūrimo ir prekybos ekosistemos pradžią, kai specializuoti IP pardavėjai galėjo sukurti, parduoti ir parduoti savo dizainą įvairioms lustų kompanijoms.

IP šerdys puslaidininkio lauke yra atskiros grandinės moduliai, supaprastinti sudėtingą integruotų grandinių (ICS) pastato procesą.Šios šerdys yra svarbios mažinant projektavimo laiką ir optimizuojant našumą, veikdami kaip svarbius lusto architektūros komponentus.Panašiai kaip sukūrę sudėtingą galvosūkį, galite integruoti šias iš anksto sukurtas IP branduolius kartu su savo naujovėmis, kad padidintumėte efektyvumą ir sumažintumėte sistemos sudėtingumą.Šis procesas atspindi kompetenciją, reikalingą kruopščiai išdėstytos sistemos lentos kūrimui, kur kiekvienas modulis vaidina svarbų vaidmenį siekiant norimos funkcijos.

Skirtingų tipų puslaidininkių IP

Puslaidininkių IP šerdys yra suskirstytos į tris tipus: minkštas, tvirtas ir kietas, kiekvienas atitinka tam tikrą lusto projektavimo proceso etapą.Šios klasifikacijos atspindi IP branduolio parengimo užbaigimo, lankstumo ir fizinio įgyvendinimo lygį.

IP minkšta šerdis

Tai rodo pradinį IP dizaino etapą.Paprastai jis sukuriamas naudojant aparatinės įrangos aprašymo kalbą (HDL), tokią kaip „Verilog“ ar „VHDL“, ir patikrinta registro perdavimo lygyje (RTL).Šio tipo IP branduolys nepriklauso nuo bet kokio konkretaus gamybos proceso, tai reiškia, kad ji gali būti pritaikyta įvairiems puslaidininkių technologijos mazgams ir našumo reikalavimams.Pagrindinis minkštos branduolio pranašumas yra jo lankstumas, nes jis pateikiamas kaip HTL kodas.Tai leidžia lustų dizaineriams integruoti jį su kitais moduliais ir optimizuoti dizainą pagal jų poreikius.Pavyzdžiui, minkšta procesoriaus šerdis gali būti sukonfigūruota atsižvelgiant į skirtingą laikrodžio greitį ar galios reikalavimus, todėl tai yra universalus pasirinkimas daugeliui programų.

IP įmonės branduolys

Remiasi minkšta šerdimi, toliau tobulinant projektavimo procesą.Tai apima papildomus veiksmus, tokius kaip vartų lygio sintezė ir laiko modeliavimas, užtikrinant, kad dizainas būtų paruoštas struktūriniam įgyvendinimui.Pristatomas kaip vartų lygio tinklas, tvirtas „Core Core“ išskiria pusiausvyrą tarp lankstumo ir pasirengimo fiziniam dizainui.Tai suteikia didesnį nuspėjamumą našumo ir laiko atžvilgiu, tačiau vis tiek leidžia tam tikrą pritaikymą integracijos etape.Pavyzdžiui, tvirtą ryšio sąsajos, tokios kaip PCIE, branduolys jau apimtų išsamią struktūrinę informaciją, užtikrinant suderinamumą ir našumą įvairiose platformose, tuo pačiu suteikiant vietos nedideliems pakeitimams.

IP kietas šerdis

Tai pati išsamiausia ir griežčiausia IP dizaino forma.Jis yra visiškai išplėtotas ir patikrintas fiziniame lygmenyje, įskaitant kaukės išdėstymą, reikalingą gamybai.Skirtingai nuo minkštų ir tvirtų šerdžių, kietoji šerdis yra susieta su konkrečiu gamybos proceso ir technologijos mazgu, o tai optimizuoja jį energijos, našumo ir srities (PPA) sumetimams.Kadangi kietoji branduolys yra konkretus procesams, jis siūlo aukščiausią nuspėjamumo lygį rezultatų atžvilgiu, todėl jis yra idealus kiekvienai programoms, kai tikslumas ir patikimumas yra svarbiausia.Pavyzdžiui, kietas įterptosios atminties modulio branduolys būtų pritaikytas siekiant maksimaliai padidinti tankį ir sumažinti energijos suvartojimą tam tikrame gamybos mazge, užtikrinant gerą rezultatą galutiniame lusto dizaine.

Šios IP šerdžių tipai yra įtraukti į lustų dizainą skirtinguose etapuose, kaip parodyta 4 paveiksle. Projektavimo procesas prasideda nuo elgesio etapo, kur dažniausiai naudojamos minkštos šerdys.Struktūrinio etapo metu tvirtos šerdys suteikia labiau apibrėžtą pagrindą, o galutinėje fizinio projektavimo etape naudojamos kietos šerdys.

5 paveiksle pavaizduota, kaip šios IP šerdys susideda įvairiais etapais, kad sudarytų išsamų lusto dizainą, užtikrinant efektyvumą, sutrumpintą vystymosi laiką ir padidintą funkcionalumą.

IP kūrimas ir komercinis taikymas

IP branduolio kūrimui reikalinga gilia patirtis IC projektavimo, gamybos procesų ir konkrečių taikymo reikalavimų reikalavimams.Skirtingai nuo visų lustų dizainerių, IP kūrėjai sutelkia dėmesį į modulinių, optimizuotų dizainų kūrimą, kurį galima pakartotinai naudoti keliuose projektuose.Tai daro IP plėtrą didelėmis pastangomis, nes net nedideli IP branduolio trūkumai gali pakenkti visam lusto projektui, kainuojančiam milijonus dolerių plėtros.

Siekiant sušvelninti šią riziką, IP šerdys paprastai parduodamos pagal licencijavimo modelį, į kurį įeina išankstinis mokestis ir honorarai, pagrįsti pirkėjo lustų gamybos apimtimi.Rinkoje dominuoja sukurti IP pardavėjai, tokie kaip „Synopsys“, „ARM“ ir „Cadence“, siūlantys platų IPS asortimentą - nuo procesorių ir atminties modulių iki analoginių sąsajų ir ryšių branduolių.

Minkštos, tvirtos ir kietos šerdies

IP šerdys yra suskirstytos į tris pagrindines kategorijas: minkšta šerdis, tvirta ir kieta šerdis, kiekviena žymi atskirą vystymosi lygį.Minkštos šerdys, parašytos aparatinės įrangos aprašymo kalbomis, suteikia lankstumo ir yra nepriklausomos nuo konkrečių procesų, kurie yra pagrindinė pritaikytų grandinių dizainų pagrindinė linija.Tvirtos branduoliai turi papildomą struktūrą ir laiko nustatymo specifikacijas, siūlančios labiau apibrėžtus dizainus.Kietos šerdys, patobulintos iki kaukės lygio, leidžia tiesiogiai integruoti į lustų dizainą su optimizuota našumo metrika.Garsūs pavyzdžiai, tokie kaip ARM CPU IPS, USB, WIFI IPS ir įterptosios atminties šerdys, iliustruoja jų įvairias programas.Pagrindiniai pasauliniai EDA tiekėjai, pavyzdžiui, „Synopsys“, kontroliuojamos rinkos dalys, teikdami išsamias IP bibliotekas, įskaitant logines grandines, analogines sąsajas, apsaugos sistemas ir dar daugiau.

Puslaidininkinio IP kūrimas tiksliai atspindi IC technologijos pažangą.IP teikėjai stengiasi patobulinti grandinės modulius į daugiafunkcinius statybinius blokus, tinkančius įvairiems lustų dizainams, ir tai parodo didelį dėmesį į tikslumą dėl galimo net nedidelių trūkumų padarinių.Paprastai būdingos didelės išlaidos, IP kainų nustatymo strategijos apima licencijavimo ir honorarų derinį, susietą su gamybos kiekiais.Intelektinės nuosavybės kūrimui reikia meistriškumo projektavimo, gamybos ir rinkos taikymo srityse, o klientai dažnai teikia pirmenybę patikimiems pardavėjams, garsėjantiems kokybės užtikrinimu, palyginti su mažiau žinomais kolegomis.

Dažnai užduodami klausimai [DUK]

1. Ką IP reiškia puslaidininkių pramonėje?

Puslaidininkių intelektinė nuosavybė (IP) reiškia patentuotus aparatūros grandinės dizainus, kurie yra licencijuoti integracijai į įvairius lustus.Šie dizainai, dar vadinami „IP blokais“, yra individualūs funkciniai vienetai ar grandinės.Jie dažnai yra pritaikyti konkrečioms programoms, naudojant tokias technologijas kaip specifinės programos integruotos grandinės (ASICS) arba lauko programuojami vartų masyvai (FPGA).IP blokai padeda supaprastinti lustų kūrimo procesą, taupant laiką ir pastangas, pateikdami daugkartinio naudojimo, iš anksto suprojektuotus modulius.

2. Kurios įmonės vadovauja puslaidininkių IP rinkai?

Puslaidininkių IP rinką lemia kelios garsios įmonės, kurios specializuojasi kuriant ir licencijuojant IP blokus.Pagrindiniai žaidėjai apima:

ARM Holdings: garsėja savo CPU ir GPU IP šerdys, naudojamos mobiliuosiuose ir įterptuose įrenginiuose.

„Synopsys“: siūlo didžiulį IP sprendimų portfelį, įskaitant atmintį, ryšį ir saugumą.

„Cadence“: sutelktas į IP pristatymą sąsajos protokolams ir mišrių signalų programoms.

CEVA: specializuojasi su DSP ir su AI susijusios IP branduoliai tokioms programoms kaip garsas, „Vision“ ir belaidis ryšys.

Vaizduotės technologijos: žinoma dėl GPU ir AI greitintuvo IP.

„Rambus“: teikia atmintį ir į saugumą orientuotus IP sprendimus.

EMEMORIJA: Siūlo IP įterptųjų atminties technologijas.

„Mentor Graphics“ („Siemens“): teikia projektavimo įrankius ir IP lusto patikrinimui ir įgyvendinimui.

Grotelės puslaidininkis: daugiausia dėmesio skiriama mažos galios FPGA ir jungiamumo sprendimų IP.

Šios įmonės vaidina svarbų vaidmenį įgalinant greitesnį ir efektyvesnį lustų dizainą, užtikrinant naujoves ir mastelį puslaidininkių pramonėje.